Docket No.: 204552031600

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In the application of:

John TWYNAM

Serial No.: New Application

Filing Date: January 23, 2004

For: COMPOUND SEMICONDUCTOR FET

Examiner: Not Yet Assigned

Group Art Unit: Not Yet Assigned

SUBMISSION OF CERTIFIED FOREIGN PRIORITY DOCUMENTS

Commissioner for Patents P.O. Box 1450 Alexandria, Virginia 22313-1450

Sir:

Under the provisions of 35 USC 119, Applicant hereby claims the benefit of the filing of Japanese patent application Nos. 2003-123360 filed April 28, 2003.

The certified priority document is attached to perfect Applicant's claim for priority.

It is respectfully requested that the receipt of the certified copy attached hereto be acknowledged in this application.

In the event that the transmittal letter is separated from this document and the Patent and Trademark Office determines that an extension and/or other relief is required,

applicants petition for any required relief including extensions of time and authorize the Commissioner to charge the cost of such petitions and/or other fees due in connection with the filing of this document to **Deposit Account No. 03-1952** referencing **204552031600**.

Dated: January 23, 2004

Respectfully submitted,

Barry E. Bretschneider Registration No. 28,055

Morrison & Foerster LLP

1650 Tysons Boulevard, Suite 300 McLean, Virginia 22102 Telephone: (703) 760-7743 Facsimile: (703) 760-7777



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 4月28日

出 願 番 号 Application Number:

特願2003-123360

[ST. 10/C]:

[J P 2 0 0 3 - 1 2 3 3 6 0]

出 願 人
Applicant(s):

シャープ株式会社

特許庁長官 Commissioner, Japan Patent Office 2004年 1月 7日





【書類名】

特許願

【整理番号】

189123

【提出日】

平成15年 4月28日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/80

【発明者】

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号 シャープ株

式会社内

【氏名】

ジョン・トワイナム

【特許出願人】

【識別番号】

000005049

【住所又は居所】

大阪府大阪市阿倍野区長池町22番22号

【氏名又は名称】 シャープ株式会社

【代理人】

【識別番号】

100084146

【弁理士】

【氏名又は名称】

山崎 宏

【選任した代理人】

【識別番号】

100100170

【弁理士】

【氏名又は名称】 前田 厚司

【手数料の表示】

【予納台帳番号】

204815

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0208766

4

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 化合物半導体FET

【特許請求の範囲】

【請求項1】 基板上に、AIN層、n型デルタドープIII-N層、複数のIII-N層が順次形成され、最上層のIII-N層にソース電極、ゲート電極、およびドレーン電極が設けられていることを特徴とする、化合物半導体FET。

【請求項2】 上記n型デルタドープIII-N層は、n型デルタドープG a N層であり、

上記複数のIII-N層は、GaN層と、該GaN層上に形成されたAlGaN層とからなり、

上記AIGaN層に上記ソース電極、上記ゲート電極、および上記ドレーン電極が設けられていることを特徴とする、請求項1に記載の化合物半導体FET。

【請求項3】 上記n型デルタドープIII-N層は、n型デルタドープGaN層であり、

上記複数のIII-N層は、GaN層と、該GaN上に形成されたAlGaN層とからなり、

上記AIGaN層上に絶縁層をさらに備え、かつ

上記AIGaN層に上記ソース電極および上記ドレン電極が設けられ、上記絶縁膜に上記ゲート電極が設けられていることを特徴とする、化合物半導体FET

【請求項4】 上記n型デルタドープIII-N層の不純物濃度は、上記AlN層と上記III-N層の界面における電界の不連続性を低減させる濃度であることを特徴とする、請求項1に記載の化合物半導体FET。

【請求項5】 上記基板の材料はサファイアであり、

各半導体層はC面Ga表面を持つ半導体であり、

上記 n型デルタドープIII - N層のシートドーピング濃度は、 1×10^{13} c m^{-2} 以上 2×10^{13} c m^{-2} 以下の範囲にあることを特徴とする、請求項 1 に記載の化合物半導体 FET。

【請求項6】 上記基板の材料はSiCであり、

各半導体層はC面Ga表面向きの半導体であり、

上記 n型デルタドープIII-N層のシートドーピング濃度は、 5×10^{12} c m^{-2} 以上 1. 5×10^{13} c m^{-2} 以下の範囲にあることを特徴とする化合物 半導体 F E T 。

【請求項7】 請求項1から請求項6のいずれか1項に記載の化合物半導体 FETを備える、電子回路。

【発明の詳細な説明】

1

[0001]

【発明の属する技術分野】

本発明は、化合物半導体FET(電界効果トランジスタ)およびそれを用いた電子回路に関し、特にGaN半導体FETに関するものである。

[0002]

【従来の技術】

従来から、GaNへテロ接合FET(GaN HFET)が知られている。特許文献1に記載のGaNへテロ接合FETについて図7を参照して説明する。図7の半導体層は六方晶のC面Ga表面型である。図7の半導体層と金属層のうち、21はサファイア基板、22は厚さ100nmのアンドープA1N層、23は厚さ1μmのアンドープGaN層、24は厚さ30nmのアンドープA10.2Ga0.8N層、25はTi/A1/Pt/Au系ソースオーミック電極、26はPt/Au系ゲートショットキー電極、27はTi/A1/Pt/Au系ドレーンオーミック電極である。

[0003]

[0004]

【特許文献1】

米国特許第5192987号(図5)

[0005]

【発明が解決しようとする課題】

しかし、従来のGaN HFETはゲート電圧がVpを超えて、2次元電子ガスの濃度がゼロになってもゲートの下に電荷が残留し、ソース・ドレーン間に電圧をかけると電流が流れるという問題がある。この現象は「パラレルコンダクション」と呼ばれる。図10に示す従来のGaN HFETのDC特性(ドレーン電流-ドレーン電圧特性)を参照すると、出力抵抗が低いためバイアス電圧Vgがピンチオフ電圧 (Vp=-4V) に達しても、「ピンチオフ」が生じていない特性が認められる。

[0006]

また、GaN HFETのもう一つ問題としては、ゲート電圧がVpを超えると、ゲート漏れ電流が流れる。この現象は「ゲート漏れ」と呼ばれる。図11に示す従来のGaN HFETにおけるゲート・ソースショットキーダイオード特性を参照すると、ゲートの逆バイアス電圧が高くなると漏れ電流が線形的に増加する特性が認められる。

[00007]

GaN層23の厚さが薄くなる程、これら「ピンチオフ」と「ゲート漏れ」の問題が顕著となる。

(0008)

そこで、本発明は、化合物半導体FETにおいて、パラレルコンダクションと ゲート漏れを解消ないしは緩和することを課題としている。

[0009]

【課題を解決するための手段】

GaN HFETにおけるパラレルコンダクションの問題は一般的にあるにもかかわらず、その原因については解明されていなかった。本発明者は、測定とシミュレーションを繰り返し行うことにより、パラレルコンダクションの問題とゲート漏れの問題の原因が同じであることを見出した。この原因は、AlN/GaN界面にある2次元ホールガス(2DHG: 2dimensional hole gas)の存在で

あると考えられる。

[0010]

六方晶のGaNとAlNは自発分極が異なる。その上、どちらかの材料に歪みがあればピエゾ効果による分極が発生する。この自発分極とピエゾ分極によって従来のGaN HFETのAlN/GaNへテロ接合界面には電界の不連続が存在することになる。この電界の不連続によって2次元ホールガスが発生する。

[0011]

従来のGaN HFETである前述の図 7の構造について、自発分極とピエゾ 分極の影響を考慮してシミュレーションを行なった結果を図 8に示す。この図 8は、ゲートバイアス電圧がゼロの状態のシミュレーション結果であり、エネルギーバンド図、電子濃度、ホール濃度を示す。 $A1N/GaN^{-1}$ を不可接合界面に存在する 2 次元ホールガスのホール濃度(ps)は 1 、 8×10^{13} cm $^{-2}$ である。この 2 次元ホールガスが、本来のチャネルである GaN/A1GaN の界面(ns=9 、 4×10^{12} cm $^{-2}$ の 2 次元電子ガス)と平行なチャネルとなり、ソース・ドレーン間の電圧によって電流を導電する。これがパラレルコンダクションの原因である。

$[0\ 0\ 1\ 2]$

また、図7に示す上記従来のGaN HFETでは、A1N/GaNへテロ界面にある2次元ホールガスによってショットキーゲート電極にも望ましくない電流が流れる。図9は、図7はゲート電極に高い負の電圧がかけられて、A1GaN/GaN界面にある2次元電子ガスの濃度がゼロになる場合のシミュレーション結果であり、エネルギーバンド図と電子濃度とホール濃度を示す。ホール電流が2二次元ホールガスからゲート電極に流れる。これがゲート漏れの原因である

$[0\ 0\ 1\ 3]$

本発明はかかる知見に基づいてなされたものである。

[0014]

本発明の第1の態様は、基板上に、AlN層、n型デルタドープIII-N層、 複数のIII-N層が順次形成され、最上層のIII-N層にソース電極、ゲート電極 、およびドレーン電極が設けられていることを特徴とする、化合物半導体FET を提供する。

(0015)

上記構成の化合物半導体FETでは、AIN層とIII-N層の界面にn型デルタドープIII-N層を設けたことにより、AIN層とIII-N層の界面に生じる2次元ホールガスを低減することができ、それによってパラレルコンダクションとゲート漏れの両方を解消ないしは緩和することができる。

[0016]

本明細書においてIII-N層とは、III属元素とN元素を含む化合物半導体層を 言う。

[0017]

具体的には、上記n型デルタドープIII-N層は、n型デルタドープGaN層であり、上記複数のIII-N層は、GaN層と、該GaN上に形成されたAlGaN層とからなり、上記AlGaN層に上記ソース電極、上記ゲート電極、および上記ドレーン電極が設けられている。

[0018]

あるいは、上記 n型デルタドープIII-N層は、n型デルタドープGaN層であり、上記複数のIII-N層は、GaN層と、該GaN上に形成されたAlGaN層とからなり、上記AlGaN層上に絶縁層をさらに備え、かつ上記AlGaN層に上記ソース電極および上記ドレン電極が設けられ、上記絶縁膜に上記ゲート電極が設けられている。

[0019]

上記n型デルタドープIII-N層の不純物濃度は、上記AlN層と上記III-N層の界面における電界の不連続性を低減させる濃度であることが好ましい。

[0020]

[0021]

上記基板の材料はSiCであり、各半導体層はCmGa表面向きの半導体である場合、上記n型デルタドープIII-N層のシートドーピング濃度は、 5×10 1.2 cm-2以上1. 5×10 1.3 cm-2以下の範囲にあることが好ましい。

[0022]

本発明の第2の態様は、上記の化合物半導体FETのいずれかを備える電子回路を提供する。

[0023]

【発明の実施の形態】

(第1実施形態)

本発明の第1実施形態にかかるGa HFETの構造を図1に示す。図1に示す半導体層と金属層のうち、11は基板 、12は厚さ100nmのアンドープ A1N層、18はGaNデルタドープ層(シートドーピング濃度はNs=1.5× 10^{13} cm $^{-2}$ である。)、13は厚さ 1μ mのアンドープGaN層、14は厚さ30nmアンドープA10.2Ga0.8N層、15はTi/A1/Pt/Au系ソースオーミック電極、<math>16はPt/Au系ゲートショットキ電極、<math>17はTi/A1/Pt/Au

[0024]

GaNデルタドープ層18が、アンドープAIN層12とアンドープGaN層13の界面に存在する点が本発明の特徴である。デルタドープ層とは、非常に薄い層中に不純物をドープした層のことで、理想的には厚さは0nmであるが、実際にはある程度の厚みを有する。本発明では厚さが50nm以下であることが好ましい。

[0025]

このGaN HFETの製法の概略を説明すると、基板11の材料はサファイアであり、この基板11上に各半導体層を分子線エピタキシー(MBE:Molecular Beam Epitaxy)により成長させる。アンドープA1N層12、GaNデルタドープB18、アンドープGaNB13、およびアンドープA1GaNB14を順次結晶成長させた後、電極15, 16, 17をアンドープA1GaNB14の上に形成する。アンドープGaNB13は、Canga

[0026]

GaNデルタドープ層 18には不純物としてSiをドープし、そのシートドーピング濃度Nsは、 1.5×10^{13} c m $^{-2}$ である。

[0027]

[0028]

図3もGaN HFETのエネルギバンド図と電子濃度とホール濃度を示す図である。図3のGaN HFETの構造が図1と異なるのは、GaNデルタドープ層18のシートドーピング濃度が高い点のみである。詳細には、図1の構造におけるGaNデルタドープ層18のシートドーピング濃度Nsは1. 5×10^{1} 3cm $^{-2}$ であるのに対して、この図3の構造におけるGaN デルタドープ層18のシートドーピング濃度Nsは1. 5×10^{1} 3cm $^{-2}$ であるのに対して、この図3の構造におけるGaN デルタドープ層18のシートドーピング濃度Nsは、3. 0×10^{13} cm $^{-2}$ である。図3に示すように、デルタドープ層のドーピング濃度が高すぎることにより、A1N/GaN界面に2次元ホールガス(電子濃度nsは1. 9×10^{13} cm $^{-2}$)が発生する。この2次元電子ガスがGaN/A1GaN界面(2次元電子ガスの濃度nsは9. 4×10^{12} cm $^{-12}$)と平行なチャネルとなり、ソース・ドレーン間の電圧によって電流を導電することになる。

[0029]

AlN/GaN界面にあるGaNデルタドープ層18のシートドーピング濃度

Nsは、 $0 < Ns \le Nsmax$ の範囲が最も有効である。(Nsmaxを少し超えても、発生する 2 次元電子ガスの電子濃度が低ければよい。)最大のシートドーピング濃度 Nsmax は AlN/GaN の界面にある電界の不連続性をちょうど補正するような濃度である。サファイア基板にC面Ga 表面 GaN 層の場合は Nsmax が 2×10^{13} c m^{-2} である。SiC 基板にC面Ga 表面 GaN 例 の場合は Nsmax が 1.5×10^{13} c m^{-2} である。

[0030]

サファイア基板の場合、好ましくは 1×10^{13} c m $^{-2}$ < N s < 2×10^{1} 3 cm $^{-2}$ の範囲である。その理由は、 1×10^{13} c m $^{-2}$ より低いと自発分極によるホール電荷をあまり補正出来ないので、「パラレルコンダクション」と「ゲート漏れ」を十分に解消できない。また、N s がN s m a x より高いと自発分極によるホール電荷を補正しすぎて、電子電荷が発生して「パラレルコンダクション」の問題が発生する。

[0031]

Si C基板の場合、好ましくは 5×10^{12} cm $^{-2}$ <Ns<1. 5×10^{1} 3 cm $^{-2}$ の範囲である。その理由は、サファイア基板の場合と同様である。数値が異なるAl N層の歪みが基板によって変わる。材質が決まれば、Nsの下限と上限が決まる。

[0032]

ゲート漏れの原因であるAIN/GaNへテロ界面にある2次元ホールガスからゲート電極に流れる電流は、2次元ホールガスのシート抵抗が高ければ減少するので、シート抵抗が高いほうが望ましい。

[0033]

本発明では、n型であるGaNデルタドープ層18によって、AIN/GaN ヘテロ界面にある2次元ホールガスの濃度が低くなるので、ゲート漏れ電流が減 少する。

[0034]

(第2実施形態)

本発明の第2実施形態のGaN HFETは、上記図1に示す第1実施形態と

[0035]

(第3実施形態)

図4は第3実施形態にかかるGaN HFETの構造を示す図である。第3実施形態における半導体層の成長方法はMBEであり、アンドープGaN層73は C面Ga表面型である。アンドープGaN層73は0.75 μ mであって薄いので、成長のコストが低減される。上記図7に示す従来のHFETの構造では、GaN層がこのように薄い場合に、「パラレルコンダクション」と「ゲート漏れ」の問題が特に顕著となる。

[0036]

このGaN HFETの半導体層および金属層のうち、71はサファイア基板、72は厚さ50nmのアンドープAIN層、78はGaNデルタドープ層(シートドーピング濃度はNs=1. 9×10^{13} cm $^{-2}$ である。)、73は厚さ0. 75μ mのアンドープGaN層、74は厚さ50nmのアンドープ AI_0 . 2 Ga_0 . 8 N層、75 はTi/AI/Pt/Au系ソースオーミック電極、76 はPt/Au系ゲートショットキー電極、77 はTi/AI/Pt/Au系ドレーンオーミック電極である。

[0037]

第3実施形態のアンドープ $Al_{0.2}Ga_{0.8}N$ 層74の厚さは50nmであり、通常より厚くなっている。このアンドープ $Al_{0.2}Ga_{0.8}N$ 層74が厚い構造は、Vpが高くなって電子の速度が速くなる点で有効な構造である。しかし、アンドープ $Al_{0.2}Ga_{0.8}N$ 層74が厚いと $Ga_{0.1}HFET$ 全体としてのインピーダンスが高くなり、平行のホールチャネルに起因する「パラレルコンダクション」の影響がさらに顕著となる。

[0038]

しかし、第3実施形態では、GaNデルタドープ層78によって「パラレルコンダクション」が緩和されるので、アンドープAIGaN層74が厚い構造であってもGaN FETは良好に動作する。つまり、アンドープGaN層73薄く、アンドープAIGaN層74が厚い場合に、本発明のGaNデルタドープ層78が特に有効である。

[0039]

上述のように、GaNデルタドープ層 780シートドーピング濃度Nsは 1.9×10^{13} cm^{-2} である。この第 3 実施形態では、GaNデルタドープ層 780 必要なシートドーピング濃度が高いため、GaNデルタドープ層 78 はある程度の厚さが必要である。GaNの最大のn型ドーピング濃度は概ね 5×10^{1} 8 cm^{-3} であるので、シートドーピング濃度が 2×10^{13} cm^{-2} の GaN デルタドープ層を実現するためには、GaNデルタドープ層の厚さが 40 n m以上必要となる。

[0040]

以上の実施形態では、MESFET (MEtal Semiconductor Field Effect Transistor) について述べたが、AlGaN層上にさらに絶縁層を設けてMISFET (Metal Insulator Semiconductor Field Effect Transistor) にしてもよい。MISFETの場合には「ゲート漏れ」の問題がもともと起こらないが、「パラレルコンダクション」の問題は本発明により、MESFETと同じように解決できる。

[0041]

以上の実施形態では、AlN/GaNのヘテロ接合はすべてアブラプト(abrupt)である。しかし、このAlN/GaNヘテロ接合は、 $Al_xGa_{1-x}N$ のx を連続的又は雛段的なグレデーション(graded heterojunction)にしてもよい。ヘテロ接合がグレデーションである場合には、デルタドープ層の厚さがグレデーションの厚さとほぼ同じであることが望ましい。

[0042]

携帯電話の基地局にあるパワーアンプ (PA: power amplifier) 回路には本 発明のGaN HFETが特に有効である。その理由は、高出力である携帯電話 基地局のPAは印加電圧が高いのでゲート漏れの問題が特に発生しやすいからである。PA以外の回路(LNA、ミキサ、スイッチ等)にも本発明のHFETが使われたら有効である。

[0043]

上記図10に示すように、従来のGaN HFETは、出力抵抗が低いためバイアス電圧Vgがピンチオフ電圧(Vp=-4V)に達しても、「ピンチオフ」が生じない。これに対して、図5に示す本発明の第1実施形態のGaN FETのDC特性を参照すると、出力抵抗が高く、バイアス電圧Vgがピンチオフ電圧(Vp=-4V)に達すると、「ピンチオフ」が概ね生じる特性が認められる。

[0044]

上記図11に示すように、従来のGaN HFETではゲートの逆バイアス電圧が高くなると漏れ電流が線形的に増加する特性が認められる。一方、図6は本発明の第1実施形態のGaN HFETのゲート・ソースショットキダイオード特性を示している。ゲートの逆バイアス電圧が高い領域では、従来のGaN HFETに比較して漏れ電流値が大幅に減少している。周波数が高い場合は2次元ホールガスによりソースとドレーンとの電気結合が強くなり、並行のインピーダンスが更に影響する。従って、本発明によって、GaN HFETのRFゲインとNF(雑音)特性が改善する。

[0045]

【発明の効果】

以上の説明から明らかなように、本発明の化合物半導体FETでは、AlN層とIII-N層の界面にn型デルタドープIII-N層を設けたことにより、AlN層とIII-N層の界面に生じる2次元ホールガスを低減することができ、それによってパラレルコンダクションとゲート漏れの両方を解消ないしは緩和することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1実施形態に係るGaN FETを示す模式構成図である。
 - 【図2】 第1実施形態に係るGaN FETのエネルギバンド図、電子濃

度、及びホール濃度を示す図である。

- 【図3】 デルタドープ層のシートドーピング濃度が高すぎる場合のGaN FETのエネルギバンド図、電子濃度、及びホール濃度を示す図である。
- 【図4】 本発明の第2実施形態に係るGaN FETを示す模式構成図である。
- 【図5】 本発明の実施形態に係るGaN HFETのDC特性を示す図である。
 - 【図6】 本発明の実施形態に係るGaN HFETのDC特性を示す図。
 - 【図7】 従来のGaN FETを示す模式構成図である。
- 【図8】 従来のGaN FETのエネルギバンド図、電子濃度、及びホール濃度を示す図である。
- 【図9】 逆バイアスゲート電圧が高い状態の従来のGaN FETのエネルギバンド図、電子濃度、及びホール濃度を示す図である。
 - 【図10】 従来のGaN HFETのDC特性を示す図。
 - 【図11】 従来のGaN FETのDC特性を示す図。

【符号の説明】

- 11,21,71 基板
- 12, 22, 72 アンドープAIN層
- 13, 23, 73 アンドープGaN層
- 14,24,74 アンドープAlo.2Gao.8N層
- 15, 25, 75 Ti/Al/Pt/Au系ソースオーミック電極
- 16.26.76 Pt/Au系ゲートショットキ電極
- 17, 27, 77 Ti/Al/Pt/Au ドレーンオーミック電極
- 18, 28, 78 GaNデルタドープ層

【書類名】 図面

【図1】







図2]




【図3】




【図4】




【図5】









【図7】




【図8】




【図9】



【図10】



【図11】



【書類名】 要約書

【要約】

【課題】 化合物半導体FETにおいて、パラレルコンダクションとゲート 漏れを解消ないしは緩和する。

【解決手段】 GaN FETの基板11上には、アンドープA1N層12、GaNデルタドープ層18、アンドープGaN層13、およびアンドープA10.2Ga0.8N層14が順次形成されている。アンドープA10.2Ga0.8N層14には、Ti/A1/Pt/Au系ソースオーミック電極15、Pt/Au系ゲートショットキ電極16、およびTi/A1/Pt/Au系ドレーンオーミック電極17が設けられている。

【選択図】 図1

特願2003-123360

出願人履歴情報

識別番号

[000005049]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住所

大阪府大阪市阿倍野区長池町22番22号

氏 名 シャープ株式会社